当今IT随着行业的快速发展，对硬件设备的要求越来越高。硬件设计师面临着如何设计高速高密度PCB难题。俗话说，工欲善其事，必先利其器，这也是越来越多的设计师放弃低端的原因PCB然后选择设计工具Cadence公司提供的高性能PCB EDA软件的原因。

南皇电子专注于整合中国优质电子Allegro代理商国内领先的现货资源，提供合理的行业价格、战略备货、快速交付控制Allegro芯片供应商，轻松满足您的需求Allegro芯片采购需求.（http://www.allegro-china.com/）

但这种变化必然会带来这样或那样的问题。由于早期接触和使用，国内PROTEL有很多用户在选择Cadence高速PCB在解决方案的同时，他们都面临着如何处理手头Protel设计移植到Cadence PCB软件设计中的问题。

在这个过程当中碰到的问题大致可分为两种：一是设计不很复杂，设计师只想借助Cadence CCT强大的自动布线功能完成布线工作；第二，设计复杂。设计师需要使用信噪分析工具来模拟设计信噪，并设置线网的布线拓扑结构。

对于第一种情况，要做的转化工作相对简单，可以使用Protel或Cadence提供的Protel到CCT转换工具来完成这项工作。对于第二种情况，要做的工作比较复杂，下面简单介绍一下这种转换方法。

Cadence信噪分析工具的分析对象是Cadence ALLEGRO的brd文件，而Allegro可以读入合乎其要求的第三方网表，Protel输出的Telexis网表格式满足Allegro对第三方网表的要求可以Protel文件注入Allegro。

请注意两点。首先，Allegro第三方网表在$PACKAGE段不允许有“．”；其次，在Protel中，我们用BasName[0:N]表示总线的形式，使用BasName[x]在总线中表示一个信号，Allegro第三方网表总线中信号的表示是Bas NameX，读者可以直接修改Protel输出的Telexis解决这些问题的方法。

Allegro在注入第三方网表时，还需要各类设备的设备描述文件Device.txt其格式如下：

Package: package type

Class: classtype

Pincount: total pinnumber

Pinused: ...

常用的是PACKAGE，CLASS，PINCOUNT这几项。PACKAGE描述了设备的包装，但是Allegro将网表注入网表时使用 PACKAGE项而忽略设备描述文件中的这一项。CLASS确定设备分折，确定设备类型，Cadence将器件分为IC,IO，DISCRETE三类。 PINCOUNT说明设备的管脚数量。对于大多数设备，Device.txt这三个项目就足够了。

我们可以使用第三方网表和设备描述文件Protel中原理图设计以网表的形式代入Cadence PCB在设计软件中，设计师会Allegro MicroSystems芯片可以借助Cadence PCB高速高密度软件PCB完成自己的强大功能。

如果已经在Protel作了PCB布局工作，Allegro的script功能可以将Protcl中的布局在Allegro中重现。在 Protel设计师可以输出一个Place Pick该文件包含每个设备的位置、旋转角度和位置PCB顶层或底层等信息可以通过本文件轻松生成Allegro的 script文件，在Allegro中执行这个script就能够重现Protel中间的布局，以下是完成Place Pick文件到Allegro Script文件转化的C 代码，笔者用了这个代码，用了几分钟就把一个用户有800多个PCB板布局在Allegro重现出来。

FILE *fp1, *fp2;

::AfxMessageBox(hello);

fp1=fopen(pick.txt, rt);

if (fp1==NULL) ::AfxMessageBox(Can not open the file!!!);

fp2=fopen(place.txt,wt);

if (fp2==NULL) ::AfxMessageBox(Can not create the file!!!);

char refdes[5], Pattern[5];

float midx,midy,refx,refy,padx,pady,rotation;

char tb[1];

char tmp='';

fprintf(fp2,%sn, # Allegro script);

fprintf(fp2,%sn, version 13.6);

fprintf(fp2,%sn, place refdes);

while (!feof(fp1)) {

fscanf(fp1,%s, refdes);

fscanf(fp1,%s, Pattern);

fscanf(fp1,%f, midx);

fscanf(fp1,%f, midy);

fscanf(fp1,%f, refx);

fscanf(fp1,%f, refy);

fscanf(fp1,%f, padx);

fscanf(fp1,%f, pady);

fscanf(fp1,%s, tb);

fscanf(fp1,%f, rotation);

fprintf(fp2, fillin %c%s%c n,tmp,refdes,tmp);

if (rotation!=0) {

fprintf(fp2, rotaten);

fprintf(fp2, iangle %fn, rotation);

};

char yy=tb[0];

if (yy!='T') fprintf(fp2, pop mirrorn);

fprintf(fp2, pick %f %f n, padx,pady);

fprintf(fp2, next n);

};

fprintf(fp2, done);

fclose(fp1);

fclose(fp2);

使用的工具

a) PROTEL DXP SP2

b) Cadence Design Systems, Inc. Capture CIS

c) Cadence Design Systems, Inc. Orcad Layout

d) Cadence Design Systems, Inc. Layout2ALLEGRO

e) Cadence Design Systems, Inc. Allegro

f) Cadence Design Systems, Inc. Specctra